PATENT ABSTRACTS OF JAPAN

(11)Publication number:

05-210976

(43)Date of publication of application: 20.08.1993

(51)Int.CI.

G11C 11/405 G06F 1/32

(21)Application number : 04-294799

(71)Applicant : HITACHI LTD

HITACHI DEVICE ENG CO LTD

(22)Date of filing:

04.11.1992

(72)Inventor: KAWAHARA TAKAYUKI

KAWAJIRI YOSHIKI **AKIBA TAKESADA** HORIGUCHI SHINJI WATABE TAKAO KITSUKAWA GORO KAWASE YASUSHI TACHIBANA RIICHI

AOKI MASAKAZU

(30)Priority

Priority number: 03292688

Priority date: 08.11.1991


Priority country: JP

(54) SEMICONDUCTOR INTEGRATED CIRCUIT

(57)Abstract:

PURPOSE: To reduce current consumption at a waiting time in a semiconductor integrated circuit using plural CMOS circuits using a minute MOS transistor.

CONSTITUTION: The device parameter of S1 is set so that the leakage current of a switching transistor S1 constituting a power supply switch being turned off at a waiting time is smaller than the total sum of the sub threshold current of the MOS of the (p) channel or the (n) channel in an off-state of plural CMOS circuits Ci. Thus, the current at a waiting time of plural CMOS circuits Ci becomes the small leakage current of the switching transistor S1 not but the large sub threshold current of the Ci in the case of using the minute MOS.



LEGAL STATUS

[Date of request for examination]

16.06.1999

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

3112047

[Date of registration]

22.09.2000

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

SEMICONDUCTOR INTEGRATED CIRCUIT

Patent Number:

JP5210976

Publication date:

1993-08-20

Inventor(s):

KAWAHARA TAKAYUKI; others: 08

Applicant(s):

HITACHI LTD; others: 01

Requested Patent:

JP5210976

Application Number: JP19920294799 19921104

Priority Number(s):

IPC Classification:

G11C11/405; G06F1/32

EC Classification:

Equivalents:

JP3112047B2

Abstract

PURPOSE:To reduce current consumption at a waiting time in a semiconductor integrated circuit using plural CMOS circuits using a minute MOS transistor.

CONSTITUTION: The device parameter of S1 is set so that the leakage current of a switching transistor S1 constituting a power supply switch being turned off at a waiting time is smaller than the total sum of the sub threshold current of the MÓS of the (p) channel or the (n) channel in an off-state of plural CMOS circuits Ci. Thus, the current at a waiting time of plural CMOS circuits Ci becomes the small leakage current of the switching transistor S1 not but the large sub threshold current of the Ci in the case of using the minute MOS.

Data supplied from the esp@cenet database - 12

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平5-210976

(43)公開日 平成5年(1993)8月20日

(51) Int.Cl. ⁵	識別記号	庁内整理番号	FΙ		技術表示箇所			
G11C 11/405 G06F 1/32	•							
G00F 1/32		6628-5L	G11C	11/34		371	F	
		7165-5B	G 0 6 F	1/00		3 3 2	Α	
			:	審査請求	未請求	請求	項の数28(全 13 頁)	
(21)出願番号	特願平4-294799		(71)出願人	000005108				
(==, , , , , , , , , , , , , , , , , , ,				株式会社日立製作所				
(22)出願日	平成4年(1992)11月4日			>1004.00	千代田区	伸田駿	何台四丁目6番地	
			(71)出願人					
(31)優先権主張番号	特願平3-292688		日立デバイスエンジニアリング株式会社					
(32)優先日	平3 (1991)11月8	千葉県茂原市早野3681番地						
(33)優先権主張国	日本(JP)		(72)発明者				the at the constitution	
				東京都国分寺市東恋ケ窪1丁目280番地				
			(ma)		株式会社日立製作所中央研究所内			
			(72)発明者	,	川尻 良樹			
				東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製作所中央研究所内				
			<i></i>				央研究所内	
			(74)代理人	弁埋士	小川	野男	日 ob 平 les cho ノ	
							最終頁に続く	


(54) 【発明の名称】 半導体集積回路

(57)【要約】

【目的】 微細MOSトランジスタを用いた複数のCM OS回路Ciを用いた半導体集積回路において待機時の 消費電流を低減する。

【構成】 特機時にオフとされる電源スイッチを構成するスイッチングトランジスタS1のリーク電流が複数のCMOS回路Сіのオフ状態のpチャネルまたはnチャネルのMOSのサプスレッショルド電流の総和より小さくなるように、S1のデバイスパラメータを設定する。

【効果】 複数のCMOS回路Ciの待機時の電流は、 微細MOSを用いた場合のこのCiの大きなサプスレッ ショルド電流ではなく、スイッチングトランジスタS1 の小さなリーク電流となる。



1

【特許請求の範囲】

【請求項1】スイッチングpチャネルMOSトランジス タと、共通の第1の電源端子と共通の第2の電源端子を 有する複数のCMOS回路を具備し、

上記スイッチングpチャネルMOSトランジスタのゲー トは制御信号で制御され、上記スイッチングρチャネル MOSトランジスタのソースは第1の動作電位に電気的 に接続され、上記スイッチングpチャネルMOSトラン ジスタのドレインは上記第1の電源端子と電気的に接続 され、上記第2の電源端子は第2の動作電位に電気的に 接続され、

上記スイッチングpチャネルMOSトランジスタのゲー トーソース間に上記スイッチングpチャネルMOSトラ ンジスタのしきい値電圧の絶対値よりも小さい電圧振幅 の上記制御信号が印加され、かつ上記複数のCMOS回 路の上記第1の電源端子と上記第2の電源端子が短絡さ れた場合に、上記第1の動作電位から上記スイッチング pチャネルMOSトランジスタのソースードレイン経路 を通って上記第2の動作電位に流れる第1のサブスレッ ショルド電流が、

上記複数のCMOS回路に含まれるそのソースが電気的 に上記第1の電源端子に接続された複数のpチャネルM OSトランジスタのゲート-ソース間にそのしきい値電 圧の絶対値よりも小さい電圧振幅の信号が印加され、か つ上記スイッチングpチャネルMOSトランジスタのソ ースードレイン間が短絡された場合に、上記第1の動作 電位から上記複数のCMOS回路の上記pチャネルMO Sトランジスタのソースードレイン経路を通って上記第 2の動作電位に流れる第2のサブスレッショルド電流よ **りも小さくなるように上記スイッチングpチャネルMO 30 ショルド電流が、** Sトランジスタのデバイスパラメータは設定されている ことを特徴とする半導体集積回路。

【請求項2】上記複数のCMOS回路の上記複数のpチ ャネルMOSトランジスタは上記複数のCMOS回路に 含まれる複数のnチャネルMOSトランジスタとCMO Sインバータ回路を構成することを特徴とする請求項1 に記載の半導体集積回路。

【請求項3】複数のワード線と、上記複数のワード線に 交差して配置された複数のデータ線と、上記複数のワー ド線と上記複数のデータ線の交点に配置されたメモリセ 40 ルとを含み、上記複数のCMOS回路は上記複数のワー ド線を選択するワードドライバ回路を構成することを特 徴とする請求項1又は請求項2の何れかに記載の半導体 集積回路。

【請求項4】上記第1の電源端子の電位を上記第1の動 作電位と上記第2の動作電位との間の所定の電位に維持 する電圧クランプ回路を有することを特徴とする請求項 1乃至請求項3の何れかに記載の半導体集積回路。

【請求項5】上記電圧クランプ回路は、ドレインが上記 第1の動作電位に設定され、ゲートが所定の電位に設定 50 ード線と上記複数のデータ線の交点に配置されたメモリ

され、ソースが上記第1の電源端子に接続された n チャ ネルMOSトランジスタで構成されることを特徴とする 請求項4に記載の半導体集積回路。

【請求項6】上記電圧クランプ回路の上記nチャネルM OSトランジスタのゲートとドレインは短絡されている ことを特徴とする請求項5に記載の半導体集積回路。

【請求項7】上記スイッチングpチャネルMOSトラン ジスタのデバイスパラメータは上記スイッチングpチャ ネルMOSトランジスタのゲート幅又はしきい値電圧で あることを特徴とする請求項1に記載の半導体集積回 路。

【請求項8】スイッチングnチャネルMOSトランジス タと、共通の第1の電源端子と共通の第2の電源端子を 有する複数のCMOS回路を具備し、

上記スイッチングnチャネルMOSトランジスタのゲー トは制御信号で制御され、上記スイッチングnチャネル MOSトランジスタのソースは第1の動作電位に電気的 に接続され、上記スイッチングnチャネルMOSトラン ジスタのドレインは上記第1の電源端子と電気的に接続 20 され、上記第2の電源端子は第2の動作電位に電気的に 接続され、

上記スイッチングnチャネルMOSトランジスタのゲー トーソース間に上記スイッチングnチャネルMOSトラ ンジスタのしきい値電圧の絶対値よりも小さい電圧振幅 の上記制御信号が印加され、かつ上記複数のCMOS回 路の上記第1の電源端子と上記第2の電源端子が短絡さ れた場合に、上記第1の動作電位から上記スイッチング nチャネルMOSトランジスタのソースードレイン経路 を通って上記第2の動作電位に流れる第1のサブスレッ

上記複数のCMOS回路に含まれるそのソースが電気的 に上記第1の電源端子に接続された複数のnチャネルM OSトランジスタのゲート-ソース間にそのしきい値電 圧の絶対値よりも小さい電圧振幅の信号が印加され、か つ上記スイッチングnチャネルMOSトランジスタのソ ース-ドレイン間が短絡された場合に、上記第1の動作 電位から上記複数のCMOS回路の上記nチャネルMO Sトランジスタのソースードレイン経路を通って上記第 2の動作電位に流れる第2のサプスレッショルド電流よ りも小さくなるように上記スイッチングnチャネルMO Sトランジスタのデバイスパラメータは設定されている ことを特徴とする半導体集積回路。

【請求項9】上記複数のCMOS回路の上記複数のnチ ャネルMOSトランジスタは上記複数のCMOS回路の 複数のpチャネルMOSトランジスタとCMOSインバ ータ回路を構成することを特徴とする請求項8に記載の 半導体集積回路。

【請求項10】複数のワード線と、上記複数のワード線 に交差して配置された複数のデータ線と、上記複数のワ .3

セルとを含み、上記複数のCMOS回路は上記複数のワ ード線を選択するワードドライパ回路を構成することを 特徴とする請求項8又は請求項9の何れかに記載の半導 体集積回路。

【請求項11】上記第1の電源端子の電位を上記第1の 動作電位と上記第2の動作電位との間の所定の電位に維 持する電圧クランプ回路を有することを特徴とする請求 項8乃至請求項10の何れかに記載の半導体集積回路。

【請求項12】上記電圧クランプ回路は、ドレインが上 記第1の動作電位に設定され、ゲートが所定の電位に設 10 定され、ソースが上記第1の電源端子に接続されたpチ ャネルMOSトランジスタで構成されることを特徴とす る請求項11に記載の半導体集積回路。

【請求項13】上記電圧クランプ回路の上記pチャネル MOSトランジスタのゲートとドレインは短絡されてい ることを特徴とする請求項12に記載の半導体集積回

【請求項14】上記スイッチングnチャネルMOSトラ ンジスタのデバイスパラメータは上記スイッチングnチ ャネルMOSトランジスタのゲート幅又はしきい値電圧 であることを特徴とする請求項8乃至請求項13の何れ かに記載の半導体集積回路。

【請求項15】スイッチングpnpバイポーラトランジ スタと、共通の第1の電源端子と第2の電源端子を持つ 複数のCMOS回路とを具備し、

上記スイッチングpnpパイポーラトランジスタのエミ ッタは第1の動作電位に電気的に接続され、上記スイッ チングpnpバイポーラトランジスタのベースは制御信 号で制御され、上記スイッチングpnpパイポーラトラ ンジスタのコレクタは上記第1の電源端子に接続され、 上記第2の電源端子は第2の動作電位に電気的に接続さ れ、

上記スイッチングpnpバイポーラトランジスタのベー スーエミッタ間にベースーエミッタ順電圧よりも小さい 電圧振幅の上記制御信号が印加され、かつ上記複数のC MOS回路の上記第1の電源端子と上記第2の電源端子 が短絡された場合に、上記スイッチングpnpパイポー ラトランジスタのエミッターコレクタ経路を通って流れ るリーク電流が、

1の電源端子に電気的に接続される複数のpチャネルM OSトランジスタのゲート-ソース間にそのしきい値電 圧の絶対値よりも小さい信号が印加され、かつ上記スイ ッチングpチャネルMOSトランジスタの上記ソースと 上記ドレインが短絡された場合に、上記第1の動作電位 から上記複数のCMOS回路の上記複数のpチャネルM OSトランジスタのソースードレイン経路を通って上記 第2の動作電位に流れるサブスレッショルド電流よりも 小さいように上記スイッチングpnpパイポーラトラン ジスタのデバイスパラメータは設定されていることを特 50 るリーク電流が、

徴とする半導体集積回路。

【請求項16】上記複数のCMOS回路の上記複数のp チャネルMOSトランジスタは上記複数のCMOS回路 の複数のnチャネルMOSトランジスタとCMOSイン バータ回路を構成することを特徴とする請求項15に記 載の半導体集積回路。

【請求項17】複数のワード線と、上記複数のワード線 に交差して配置された複数のデータ線と、上記複数のワ ード線と上記複数のデータ線の交点に配置されたメモリ セルとを含み、上記複数のCMOS回路は上記複数のワ ード線を選択するワードドライバ回路を構成することを 特徴とする請求項15又は請求項16の何れかに記載の 半導体集積回路。

【請求項18】上記第1の電源端子の電位を上記第1の 動作電位と上記第2の動作電位との間の所定の電位に維 持する電圧クランプ回路を有することを特徴とする請求 項15乃至請求項17の何れかに記載の半導体集積回 路。

【請求項19】上記電圧クランプ回路は、ドレインが上 記第1の動作電位に電気的に接続され、ゲートが所定の 電位に設定され、ソースが上記第1の電源端子に接続さ れたnチャネルMOSトランジスタで構成されることを 特徴とする請求項18に記載の半導体集積回路。

【請求項20】上記電圧クランプ回路の上記nチャネル MOSトランジスタのゲートとドレインは短絡されてい ることを特徴とする請求項19に記載の半導体集積回 路。

【請求項21】上記スイッチングpnpバイポーラトラ ンジスタのデバイスパラメータは上記スイッチングpn pバイポーラトランジスタのエミッタ幅であることを特 徴とする請求項15乃至請求項20の何れかに記載の半 導体集積回路。

【請求項22】スイッチングnpnパイポーラトランジ スタと、共通の第1の電源端子と第2の電源端子を持つ 複数のCMOS回路とを具備し、

上記スイッチングnpnパイポーラトランジスタのエミ ッタは第1の動作電位に電気的に接続され、上記スイッ チングnpnパイポーラトランジスタのベースは制御信 号で制御され、上記スイッチングnpnバイポーラトラ 上記複数のCMOS回路に含まれるそのソースが上記第 40 ンジスタのコレクタは上記複数のCMOS回路の上記第 1の電源端子に接続され、上記複数のCMOS回路の上 記第2の電源端子は第2の動作電位に電気的に接続さ

> 上記スイッチングnpnパイポーラトランジスタのベー スーエミッタ間にベースーエミッタ順電圧よりも小さい 電圧振幅の上記制御信号が印加され、かつ上記複数のC MOS回路の上記第1の電源端子と上記第2の電源端子 が短絡された場合に、上記スイッチングnpnパイポー ラトランジスタのエミッターコレクタ経路を通って流れ

上記複数のCMOS回路の第1の電源端子に接続する複 数のnチャネルMOSトランジスタのゲートーソース間 にそのしきい値電圧の絶対値よりも小さい信号が印加さ れ、かつ上記スイッチングnチャネルMOSトランジス タの上記ソースと上記ドレインが短絡された場合に、上 記複数のCMOS回路の上記複数のnチャネルMOSト ランジスタのソースードレイン経路を通って流れるサブ スレッショルド電流よりも小さいように上記スイッチン グnpnバイポーラトランジスタのデバイスパラメータ は設定されていることを特徴とする半導体集積回路。

【請求項23】上記複数のCMOS回路の上記複数のn チャネルMOSトランジスタは上記複数のCMOS回路 の上記複数のpチャネルMOSトランジスタとCMOS インバータ回路を構成することを特徴とする請求項22 に記載の半導体集積回路。

【請求項24】複数のワード線と、上記複数のワード線 に交差して配置された複数のデータ線と、上記複数のワ ード線と上記複数のデータ線の交点に配置されたメモリ セルとを含み、上記複数のCMOSは上記複数のワード 線を選択するワードドライバ回路を構成することを特徴 20 とする請求項22又は請求項23の何れかに記載の半導 体集積回路。

【請求項25】上記第1の電源端子の電位を上記第1の 動作電位と上記第2の動作電位との間の所定の電位に維 持する電圧クランプ回路を有することを特徴とする請求 項22乃至請求項24の何れかに記載の半導体集積回 路。

【請求項26】上記電圧クランプ回路は、ドレインが上 記第1の動作電位に電気的に接続され、ゲートが所定の 電位に設定され、ソースが上記第1の電源端子に接続さ 30 れたpチャネルMOSトランジスタで構成されることを 特徴とする請求項25に記載の半導体集積回路。

【請求項27】上記電圧クランプ回路の上記pチャネル MOSトランジスタのゲートとドレインは短絡されてい ることを特徴とする請求項26に記載の半導体集積回 路。

【請求項28】上記スイッチングnpnバイポーラトラ ンジスタのデバイスパラメータは上記スイッチングnp nバイポーラトランジスタのエミッタ幅であることを特 徴とする請求項22乃至請求項27の何れかに記載の半 40 導体集積回路。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、高集積密度で待機時の 消費電流を低減した半導体集積回路に関する。

[0002]

【従来の技術】待機時の消費電力が極めて小さい半導体 集積回路としては、CMOS回路が周知である。入力が ハイレベルの時は、pチャネルMOSトランジスタがオ フで、nチャネルMOSトランジスタがオンであり、出 50 OSトランジスタをワードドライバの駆動トランジスタ

力の容量性負荷の放電が完了するとnチャネルMOSト ランジスタがオフとなり、この状態では消費電力は無視 できる。入力がローレベルの時は、pチャネルMOSト ランジスタがオンで、nチャネルMOSトランジスタが オフであり、出力の容量性負荷の充電が完了するとpチ ャネルMOSトランジスタがオフとなり、この状態でも 消費電力は同様に無視できる一方、チップ内の内部回路 に微細化されたMOSトランジスタを使用し、かつ微細 化に伴うMOSトランジスタの降伏電圧低下に対処する 10 ため外部電源電圧より低い内部電源電圧をチップ内の電 圧降下回路(オンチップ電圧リミッタ)で発生し、この 内部電源電圧を内部回路に供給するようにした高集積密 度で半導体集積回路は、従来より、特開昭57-172 761に記載されている。

6

【0003】一方、特開昭63-140486には、電 源投入直後の内部回路の過渡電流の立上り速度を大きく する一方、過渡電流のピーク値を抑制するため、外部電 源と内部回路との間にカレントミラー回路を接続して、 内部回路に供給する電流を制限するとともに、帰還によ って内部回路への供給電圧の上昇を所定値でクランプす る方式が開示されている。

[0004]

【発明が解決しようとする課題】しかしながら、最近の 半導体集積回路に用いられる微細加工技術の進展は目覚 ましく、加工寸法 0. 1 μ mへと近づきつつある。チャ ネル長が1μmのMOSトランジスタと比較すると、チ ャネル長が 0.1μ m前後のMOSトランジスタはしき い値電圧が低くなるとともにゲート・ソース間電圧がし きい値電圧以下となってもドレイン電流は0とならな い。このゲート・ソース間電圧がしきい値電圧以下の領 域でのリーク電流は、サブスレッショルド電流と呼ば れ、ゲート・ソース間電圧に指数関数的に比例する。反 対に、しきい値電圧とは、ドレイン電流がゲート・ソー ス間電圧に指数関数的に比例する領域で定義したもので あり、例えばゲート幅が10μmの時に10nAのドレ イン電流が流れるゲート・ソース間電圧である。微細化 にともなって生じるこのサブスレッショルド電流の増大 は集積回路の低消費電力化という要請に反するという問 題がある。特に、微細化されたMOSトランジスタを使 用した半導体集積回路の非動作状態の消費電力は、この サプスレッショルド電流により決定され、このサプスレ ッショルド電流を抑えることが低消費電力を達成するた めに必要である。

【0005】ところで、半導体メモリのワード線を駆動 するワードドライバをCMOS回路で構成することによ り、半導体メモリの低消費電力化が実現される。しか し、ワードドライバのCMOS回路のMOSトランジス タを微細化すると下記の如き問題が生じる。すなわち、 ワード線の寄生容量が大きいので、ゲート幅の大きなM に用いる必要がある。このためワードドライバのゲート幅の総計は、DRAMチップ全体のゲート幅の総計のおよそ半分にも達する。しかし、サブスレッショルド電流はゲート幅に比例して増大するので、大きなゲート幅のMOSトランジスタをワードドライバの駆動トランジスタに用いるとワードドライバのCMOS回路の待機時の消費電力が大きくなると言う問題が生じる。

【0006】すなわち、半導体メモリは一般に多数のワードドライバを用いているので、CMOS回路で構成されたワードドライバの駆動MOSトランジスタのサプスレッショルド電流を抑えることが必要となる。例えば、4MbDRAMを例にすると、リフレッシュ期間16msec中約15.9msecの期間(実に99%以上の期間)は全てのワード線が非選択状態の期間であり、この非選択状態ではワードドライバの駆動MOSトランジスタのサプスレッショルド電流が流れることとなるので、非選択状態での消費電力は、ワードドライバで微細化された駆動MOSトランジスタのサプスレッショルド電流によって決定される。このような問題は、特に、電池動作の半導体集積回路の場合に深刻な問題となる。

【0007】一方、特開昭57-172761に開示された電圧降下回路の技術を上記のDRAMの如き半導体メモリに適用したとすると、サプスレッショルド電流の大きいMOSトランジスタを含む内部回路の内部電源電圧はオンチップ電圧リミッタの出力から供給される。しかし、この場合に、オンチップ電圧リミッタはその出力電流に関しては電流制限の機能を有していないので、上記で問題とされたサプスレッショルド電流を低減することはできない。

【0008】一方、特開昭63-140486に開示さ 30 れたカレントミラー回路の技術を上記のDRAMの如き半導体メモリに適用したとすると、サプスレッショルド電流の大きいMOSトランジスタを含む内部回路の内部電源電圧と内部電源電流とはカレントミラー回路の出力トランジスタから供給される。しかし、この場合に、カレントミラー回路は内部回路の過渡電流のピーク値を所定値以下に制限すると言う電流制限の機能を有するものの、この所定値に対応するサプスレッショルド電流は上述のサプスレッショルド電流よりはるかに大きな値であり、やはり、上記で問題とされたサプスレッショルド電 40 流を低減することはできない。

【0009】従って、本発明の目的は、微細化されたCMOS回路を使用しても、微細化に伴う大きなサブスレッショルド電流によって待機時の消費電力が決定されない半導体集積回路を提供することにある。

[0010]

【課題を解決するための手段】かかる目的を達成するに 作時に供給する電流はCiのは、スイッチングMOSトランジスタを、複数のCMO C1での消費電流)のみで良いの路に共通の第1の電源端子と外部電源端子或いはオ が高レベルの時S1はオンし、ンチップ電圧リミッタの出力である内部電源端子との間 50 1はオフする場合としている。

に具備し、スイッチングMOSトランジスタのゲートー ソース間にしきい値電圧の絶対値よりも小さい電圧振幅 の制御信号が印加され、かつ複数のCMOS回路の第1 の電源端子と第2の電源端子が短絡された場合に、外部 電源端子或いはオンチップ電圧リミッタの出力である内 部電源端子から上記スイッチングMOSトランジスタの ソースードレイン経路を通って流れる第1のサプスレッ ショルド電流が、複数のCMOS回路に含まれるそのソ ースが電気的に第1の電源端子に接続されたスイッチン グMOSトランジスタと同導電型チャネルの複数のMO Sトランジスタのゲート-ソース間にそのしきい値電圧 の絶対値よりも小さい電圧振幅の信号が印加され、かつ スイッチングMOSトランジスタのソース-ドレイン間 が短絡された場合に、外部電源端子或いはオンチップ電 圧リミッタの出力である内部電源端子から複数のCMO S回路のMOSトランジスタのソースードレイン経路を 通って流れる第2のサプスレッショルド電流よりも小さ くなるようにスイッチングMOSトランジスタのデバイ スパラメータを設定する。

20 [0011]

【作用】待機状態では、オフ状態の複数のCMOS回路の電流はオフ状態のスイッチングMOSトランジスタのサブスレッショルド電流に制限される。

[0012]

【実施例】本発明を実施例を用いて具体的に述べる。なお、特に断らない限り端子名を表す記号は同時に配線名,信号名も兼ね電源の場合はその電圧値も兼ねるものとする。

【0013】図1は、本発明の第1の実施例を示す図である。Ci (i=1~n)はCMOSトランジスタを用いて構成した論理回路又はドライバであるが、出力端子Oiの駆動に注目しここでは単純なCMOSインバータを例にしている。Iiはその入力端子である。VSとVCは外部電源もしくは内部降圧回路又は内部昇圧回路等の内部電圧変換回路で発生する内部電源からの電源線である。外部電源電圧は、例えば1.5~3.6V程度である。VCは例えば1.5~3.6V程度である。VCは例えば1.5~2.5Vに設定される。VSは通常0Vである。このCiとVCとの間にスイッチ回路S1を挿入する。T1はこのスイッチ回路の制御端子である。スイッチ回路S1には例えばMOSトランジスタやバイポーラトランジスタなどを用いる。N1はCMOSインバータ群の第1の電源端子である。N2はCMOSインバータ群の第2の電源端子である。

【0014】この回路の動作を図2を用いて説明する。ここでは、動作時には1つの回路(ここではC1)のみが動作する場合を考える。すなわち、スイッチS1が動作時に供給する電流はCiのうちの1回路分(ここではC1での消費電流)のみで良い。また、図2では、T1が高レベルの時S1はオンし、T1が低レベルの時にS1はオフオを提合としている。

【0015】最初の待機時は、Ciの入力Iiはすべて 高レベルVCで、出力〇iはすべて低レベルVSであ る。この時、pチャネルMOSトランジスタは通常はオ フ状態であり、nチャネルMOSトランジスタは通常は オン状態である。しかし、微細化によってオフ状態のサ ブスレッショルド電流が問題となる。すなわち、ここで スイッチS1が無い場合に問題になるサブスレッショル ド電流は、出力Oiが低レベルの時、オフのpチャネル MOSトランジスタとオンのnチャネルMOSトランジ スタを通してVCからVSに向かって流れる電流であ 10 る。本実施例では待機時にT1を低レベルに設定し、ス イッチS1をオフさせる。しかし、スイッチS1をオフ しても、スイッチS1のリーク電流を無視できない。し かし、スイッチS1のリーク電流が上述のサプスレッシ ョルド電流より小さく設定されている。従って、この 時、VCからCiへの最大電流はスイッチS1のリーク 電流である。これによって、低電圧動作のためにCiに 低いしきい値電圧を持つMOSトランジスタを用いたと しても、Ciに流れる電流はサブスレッショルド電流で 決定されるのではなく小さなスイッチS1のリーク電流 20 によって決定される。よって待機時の消費電流も小さ

【0016】次に、動作時となるとT1が高レベルとなりS1がオンし、S1がC1の出力O1を充電するのに必要な電流を供給する状態となる。ここで、 ${\rm 入}$ 力 I1が低レベル ${\rm V}$ S ${\rm \Lambda}$ と変化し、出力O1は電源 ${\rm V}$ ${\rm C}$ ${\rm V}$ ${\rm C}$ と変化し、出力O1は電源 ${\rm V}$ ${\rm C}$ ${\rm N}$ ${\rm V}$ ${\rm C}$ となり出力O1は低レベル ${\rm V}$ ${\rm S}$ となる。以上の動作が完了すると再び待機状態でT1は低レベルとなり、S1はオフする。

【0017】尚、このスイッチS1はpチャネルMOSトランジスタまたはpnpバイポーラトランジスタで形成できる。

【0018】図3は本発明の第2の実施例を示す図である。図1と異なる点は、VCとCiとの間にスイッチS1を設ける代わりに、VSとCiとの間にスイッチS2を設けた点と、第1の電源端子N1と第2の電源端子N2が逆になった点である。その他は図1と同じである。この回路の動作を図4に示している。

【0019】この図3の回路では、スイッチS2のリーク電流が入力Iiに低電位が印加された回路CiのnチャネルMOSトランジスタのサプスレッショルド電流より小さく設定されている。従って、この時、CiからVSへの最大電流はスイッチS2のリーク電流である。これによって、低電圧動作のためにCiに低いしきい値電圧を持つMOSトランジスタを用いたとしても、Ciに流れる電流はサプスレッショルド電流で決定されるのではなく小さなスイッチS2のリーク電流によって決定される。よって待機時の消費電流も小さい。

【0020】尚、このスイッチS2はnチャネルMOS 50 少なくとも一方の電源端子と、外部電源端子或いはオン

10 トランジスタまたはnpnバイポーラトランジスタで形成できる。

【0021】図5は、本発明の第3の実施例を示す図で ある。本実施例では、図1の第1の実施例のスイッチS 1を具体的にpチャネルMOSトランジスタで構成して いる。このpチャネルMOSトランジスタS1の電流駆 動能力は、低電位の入力Ⅰiに応答して出力〇iを充電 する回路Ciの数を考慮して設定されている。一方、待 機時の消費電流を低減するには、上述のようにスイッチ S1のリーク電流を小さな値にすることが必要となる。 このために、スイッチS1のpチャネルMOSトランジ スタのデバイスパラメータを設定する必要がある。例え ば、スイッチS1のpチャネルMOSトランジスタのゲ ート幅は、回路C1、C2…Cnの全pチャネルMOS トランジスタのゲート幅の総和よりも小さく、1つの回 路CiのpチャネルMOSトランジスタのゲート幅より も大きく設定されている。リーク電流を小さくするため には、スイッチS1のpチャネルMOSトランジスタの しきい値電圧を大きくするか、ゲート長を大きくする か、またはゲート絶縁膜厚を大きくすることでも可能で ある。これによって、待機時の消費電流を小さく抑える ことができる。

【0022】この回路の動作を図6を用いて説明する。 尚、動作時には1つの回路C1のみ高電位を出力するも のである。

【0023】まず、最初待機時において、先の実施例と 同様に、Ciの入力Iiはすべて高レベルVCとし、出 カOiはすべて低電位VSである。また、C1, C2… Cnのサプスレッショルド電流の総和よりもスイッチ素 30 子S1で流れるサブスレッショルド電流が小さいので、 共通電源端子Nの電位は徐々に低下する。すると例えば 回路C1のpチャネルMOSトランジスタを考えてみる と、そのゲート電圧はVCであるが、ソース電圧はVC より低くなる。すなわちpチャネルMOSトランジスタ はさらに強いオフ状態となるので、サブスレッショルド 電流は大きく減少する。サブスレッショルド電流のゲー ト・ソース間電圧依存性はおよそDECADE/100 mV程度である。従って、0.2 Vも下がればサブスレ ッショルド電流は1/100となってしまうのである。 従って、待機時の期間がある程度長くなると、端子Nの 電位低下によって消費電流は無視できるほど小さくでき

【0024】動作時にpチャネルMOSトランジスタS1をオンとするため、T1が低レベルVSとなることが先の実施例との相違点であり、その他は先の実施例と同様である。なお、このスイッチS1をpnpパイポーラトランジスタで構成することも可能である。

【0025】パイポーラトランジスタで構成する場合には、第1と第2の電源端子を持つ複数のCMOS回路の小かくとも一方の電源端子と 外部電源端子或いはオン

チップ電圧リミッタの出力である内部電源端子との間に npnまたはpnpのスイッチングバイポーラトランジスタを設ける。そして、この複数のCMOS回路の第1と第2の電源端子をショートした時のスイッチングバイポーラトランジスタがオフ状態でのリーク電流を、反対にスイッチングバイポーラトランジスタをショートした場合の(ショートしない)複数のCMOS回路がオフ状態でのサブスレッショルド電流よりも小さくなるように、スイッチングバイポーラトランジスタのデバイスパラメータを設定する。デバイスパラメータとは例えばエ 10ミッタ幅である。

【0026】図7は、本発明の第4の実施例を示す図である。本実施例では図5で示した第3の実施例のスイッチS1と並列に電源VCとCiとの間に第1の電源端子N1のポテンシャルをVCとVSとの間の所定のポテンシャルに維持する電圧クランプ回路Lを有することを特徴とする。

【0027】例えば、この記電圧クランプ回路Lは、ドレインがVCに設定され、そのゲートが所定の電位に設定され、そのソースが端子N1に接続されたソースフォロワ動作のnチャネルMOSトランジスタで構成される。本実施例では、ゲートとドレインとが短絡されたダイオード接続のnチャネルMOSトランジスタによってこの電圧クランプ回路が実現されている。

【0028】この回路の特長と動作を図8を用いて説明 する。最初の状態は図5及び図6で説明した場合と同じ である。この時、Ciの共通電源端子N1の電位は図8 に示すようにと電圧クランプ回路しの有る場合(実線) と無い場合(破線)では待機時において異なる。極めて 長い待機時が続くと、電圧クランプ回路しが無い場合は 30 Ciで流れるサプスレッショルド電流とその他のリーク 電流によって端子N1の電位は最悪の場合VSまで低下 する。このため、待機時から動作時に移行するには、ま ず共通電源端子N1を充電しなければならないので、こ の充電完了まで動作状態への移行に遅延が生じる。これ に対して、電圧クランプ回路Lを構成しているnチャネ ルMOSトランジスタのしきい値電圧をVTとすると、 電圧クランプ回路Lがある場合には、共通電源端子Nの 電位はVC-VTまでしか低下しない。従って、動作状 態への移行が短時間で終了する。尚、入力にVCが印加 された待機時のCiのサブスレッショルド電流が先の実 施例と同様に無視できる程度に小さくなるように、N1 のクランプ電位VC-VTのレベルが設定されている。 例えば、VTを0. 2 Vとし、サブスレッショルド電流 のゲート・ソース間電圧依存性をDECADE/100 mVとするとサブスレッショルド電流を1/100以下 にできる。

【0029】本発明は、多数の同種のCMOS回路を含む半導体集積回路が待機状態(電源電圧が実質的に供給されない状態で、出力から有効データが出力することを

12 保証できない状態)となる動作モードを有する場合、この待機状態の消費電流を低減するのに好適である。

【0030】半導体メモリ、例えば、ダイナミック形ランダムアクセスメモリ(DRAM)、スタティック形ランダムアクセスメモリ(SRAM)、或いはEEPROMのような不揮発性メモリはワードデコーダ、ワードドライバ、Y系デコーダ、Y系ドライバを有する。従って、出力から有効データが出力することを保証できない半導体メモリの待機状態で、このようなデコーダやドライバの消費電流を大きく削減すれば、長時間の電池動作を保証することができる。

【0031】本発明のCMOS回路をこのようなデコーダやドライバに適用することにより、消費電流が大きく削減され、長時間の電池動作を保証することができる。

【0032】図9は本発明をダイナミック形ランダムア クセスメモリのワードドライバ・デコーダに適用した例 を示す図である。WD1~WD8はワードドライバであ り図1のCiに相当し、これに電源VCHから電流を供 給するスイッチがS11である。またXD1はデコーダ でありこれもまた図1のCiに相当し、これに電源VC Lから電流を供給するスイッチがS12である。ワード ドライバWD1~WD8用の電源電圧VCHはメモリセ ル(図示せず)の蓄積電圧を充分に取るために必要な高 い電圧に設定される。例えば、メモリセルの蓄積電圧を 1. 5 Vとすると、V C H は 2. 5 V にする。 デコーダ XD1用の電源電圧VCLはメモリセルを直接駆動する 必要がないため、消費電流を下げかつスピードがあまり 劣化しないようなできるだけ低い電圧に設定される。例 えば、1.5Vにする。このためVCHはVCLより高 く設定される。VCHは例えば外部電源電圧を昇圧する ことによっても得られる。WD1~WD8とXD1とで 回路プロックXB1を構成し、このような回路プロック がXB1~XBnとn個ある場合を示している。W11 ~Wn8はワード線である。WD1においてpMOSの MW1とnMOSのMW2がワード線W11を駆動する CMOSインバータである。また、XDPHはプリチャ ージ信号である。このWD1の基本的な動作は特開昭6 2-178013に示すようにnMOS MS1がオフ の状態でXDPHでPMOSMP1をオンさせて端子N 3をVCHにプリチャージしCMOSインパータの出力 であるW11を低レベルVSにしておき、この後nMO S MS1を選択的にオンさせてN3の電位を低下させ てCMOSインバータを反転させるというものである。 pMOS MF1は誤動作防止用にCMOSインパータ の出力から入力へ弱い帰還をかけるものである。MS1 の制御はXmと後述するデコーダの出力N2とで行な う。従来このようなワードドライバにおいてpMOS MW1は他のワードドライバと共に電源VCHに直接接 続していた。このMW1は一般にワード線の負荷が大き 50 いので、ゲート幅の大きいものを用いる。このため多数

あるワードドライバ全体でのゲート幅の総計はチップ全 体の論理回路のゲート幅の総計の大半を占めてしまう。 従来はこのような大きなゲート幅分のMOSが電源VC Hに接続されていた。このため加工技術の微細化に伴う MOSのソース・ドレイン間耐圧の低下にあわせて電源 電圧を下げ、この電源電圧下で高速動作を維持するため にしきい値電圧を下げようとすると、サプスレッショル ド電流が増加してしまうという問題を有していた。これ は待機時電流の増加となり低電圧化により電池駆動がで きても、消費電流の点から障害となる。本発明では、ワ 10 ードドライバの電源VCHと多数のワードドライバとの 間にスイッチS11を設ける。このスイッチS11の出 カVCHLに多数のワードドライバを接続している。こ のスイッチS11はpMOSで構成しており、このpM OSのゲート幅は一度に動作するワードドライバに電流 を供給できれば良いため小さくて済むのである。このp MOSをVCHに接続しているためサブスレッショルド 電流も小さくて済むことになる。これによって、従来の 課題は解決される。例えば、MW1のゲート幅を 20μ mとし、ワードドライバ512ヶ毎に1ヶのS11を設 20 けるとすると、このS11内のT11で制御されるpM OSのゲート幅は 200μ mもあれば良い。また、この pMOSのしきい値電圧はMW1よりも絶対値で例えば 0. 1 V高く設定する。これによりサブスレッショルド 電流を3ケタ低減することができる。

【0033】デコーダXD1の構成も同様である。ワー ドドライバと異なる点はワードドライバのMS1の代わ りに2段直列のnMOS MS21、MS22を配置し ている点のみである。MD1, MD2がデコーダの出力 端子N2を駆動するCMOSインバータであり、MP2 30 はプリチャージ用のPMOSであり、XDPはプリチャ ージ信号であり、MF2はCMOSインバータの出力か ら入力へ弱い帰還をかけているpMOSである。MS2 1とMS22の制御はXiとXjとXkで行なう。従来 このようなデコーダにおいてもMD1は電源VCLに直 接接続されていた。このためVCLに多数のデコーダの MOSが接続されることになり、加工技術の微細化が進 み電源電圧の低下にあわせてしきい値電圧を小さくする と大きなサプスレッショルド電流が流れることになって しまう。本発明を用いて、電源と多数のデコーダとの間 40 にスイッチS12を設けてやり、この出力VCLLとデ コーダを接続する。こうすれば、このスイッチを構成す るpMOSのゲート幅は動作する少数のデコーダに電流 を供給できれば良いので小さくて済む。このpMOSを VCLに接続するため、サブスレッショルド電流も小さ くできる。

【0034】次に、図10を用いてこの回路の動作を説 るため、n MOS MG2はオフしている。また、CM 明する。/RASは図9には示していないがチップに印 OSインパータによってM1は高レベルVCLである。 加され、このワードドライバ・デコーダ群を動作させる このため、フリップフロップを構成し電源がVCHに接 か否かを制御する信号である。この信号とやはりチップ 50 続されたレベル変換回路において、M2は低レベルVS

外部から印加するどのワード線を選択するかを指定するいわゆるアドレス信号から、図9には示していないチップ内の回路によって図9の回路を動作させるのに必要な信号を発生する。最初、/RASは高レベルでありチッ

14

プは待機状態となっている。この時、Xiは高レベルV CLであり、Xj及びXkは低レベルVSであるためM S21及びMS22はオフしデコーダは非選択状態となっている。更にXDPは低レベルVSであるためpMO

S MP 2 はオンレデコーダのCMOSインバータの入 の カN 1 はVCLにプリチャージされ、このため、デコー ダの出力N 2 は低レベルV S となっている。一方ワード

ドライバにおいてXmは高レベルVCLであり、又N2 は前述の通り低レベルVSであるのでnMOS MS1 はオフしている。また、XDPHは低レベルVSである

はオフしている。また、ADPHは低レヘルVSである ためpMOS MP1はオンしN3は高レベルVCHに プリチャージされており、よってワード線W11は低レ

ベルとなっている。他の、ワードドライバ・デコーダに おいても同様であり全ワード線が低レベルVSとなって

いる。次に、動作状態となると/RASが低レベルとな

20 り、プリチャージ信号XDPは高レベルVCL、XDP Hは高レベルVCHとなる。T11及びT12も低レベ

ルVSとなりスイッチS11及びS12をオンさせる。

さらに、Xi及びXmが低レベルVSとなりXj及びX

向けて放電される。このため、N2が高レベルVCLと なり、Xmが低レベルVSとなっているためMS1がオ

ンし、N3は低レベルVSまでXiに向けて放電される。これによって、W11が高レベルとなり、これと接

続されているメモリセルが選択されることになる。この後、/RASが再び高レベルへ変化すると、Xi, X

j, Xk, Xmは待機時の状態に戻り、またXDP及び XDPHも最初の状態に戻るためワードドライバ・デコ

ーダは非選択状態となり次の動作のためにプリチャージ されることになる。なお、図9はワードドライバ・デコ ーダの場合を示しているが、これはYドライバ・デコー

ダにも適用できる。この場合は、メモリセルを直接駆動 する必要がないため、一般に図9におけるVCHはVC

Lと同じ電位とすれば良い。

【0035】図11に、図9のスイッチS11及びS12の制御回路の例を示す。MAがこの制御回路の入力信号である。図11ではS11に対してT11をS12に対してT12を設けていたが、この制御回路では、1つの出力信号TによってS11及びS12を制御する。この回路の動作を図12を用いて説明する。/RASが高レベルである非選択状態では、MAは低レベルVSであるため、nMOS MG2はオフしている。また、CMOSインバータによってM1は高レベルVCLである。このため、フリップフロップを構成し電源がVCHに接

となっており、pMOS MG1はオンしている。この ためTは高レベルVCHとなっており、スイッチS11 及びS12はオフしている。次に/RASが高レベルと なり、動作状態となるとMAは高レベルVCLとなり、 M1は低レベルVSとなる。これによって、NORのフ リップフロップは反転し、M2は高レベルVCHとな る。ここで、MAはnMOSMG2のゲートに入力して いるため、MAが高レベルになった時点でnMOSMG 2はオンする。上述の動作によってM2が高レベルとな るためpMOSMG1も遅れてオフするが、MG2のゲ ート幅をMG1よりも充分に大きく設定しておくことに よって、MAの高レベルVCLへの変化によってTを低 レベルVSとすることができる。動作時になったときな るだけ早くスイッチS11及びS12をオンの状態にす ることが高速動作に必要なことであるためこのような回 路構成を取ると良い。/RASが髙レベルとなり非選択 状態に戻る場合には、まずMAが低レベルとなり、MG 2をオフする。ついでフリップフロップが動作してMG 1がオンし、Tを高レベルとする。これによって、スイ ッチS11及びS12はオフする。

【0036】図13は本発明の半導体メモリを記憶装置 Mに用いたデータ処理システムの構成を示す図である。 矢印は信号の流れを表わす。 Mは本発明を用いたDRA Mを、CPUはシステム全体を制御する処理装置を、RAGはリフレッシュアドレス発生装置を、TCは制御信号発生装置を、SLCTはCPUから送られてくるアドレス信号とRAGから送られてくるリフレッシュアドレス信号を切り換えるセレクト装置を、PFYはシステム内の他の装置(例えば外部記憶装置,表示装置,数値演算装置等)を示すものである。PFYは通信回線を通して他の情報処理装置と接続される場合もある。

【0037】DATAはCPUとMとの間で通信されるデータで、AicはCPUで発生するアドレス信号で、AirはRAGで発生するリフレッシュアドレス信号で、AiはSLCTで選択されMに送られるアドレス信号で、AiはSLCTで選択されMに送られるアドレス信号で、STはCPUからRAGに送られるステイタス信号で、BSはTCからCPUへのビジイ信号で、SEはTCから送られるSLCTの起動をかける信号で、/RAS及び/CASは本発明を用いたDRAMの起動をかける信号である。SGはCPUとシステム内の他の装置との信号のやりとりをまとめて表わしたものである。MとしてはSRAMやEEPROM等も考えられる。この時はもちろんそれに応じた起動信号や制御信号が存在する。

【0038】図13の実施例では、/RAS信号と/CAS信号とがハイレベルとされ、DRAMの記憶装置Mは先の実施例で説明したように超低消費電流の待機状態に移行する。また、この時、CPUもスリープ命令によって、低消費電力の待機状態に、その他の周辺装置も低消費電力の待機状態にすることもできる。

【0039】本発明を用いた半導体集積回路では、電池 駆動に適した低い電源電圧下で、しきい値電圧の小さい MOSトランジスタのサブスレッショルド電流よりも小 さい消費電流にすることができる。このため、高速で低 電圧でありかつ小さな待機時電流の半導体集積回路を実 現することができる。

16

[0040]

【発明の効果】待機時にオフとされる電源スイッチを構成するスイッチトランジスタのリーク電流が複数のCMOS回路のオフ状態のpチャネルまたはnチャネルのMOSのサブスレッショルド電流の総和より小さくなるように、スイッチトランジスタのデバイスパラメータが設定されている。従って、待機時に複数のCMOS回路に流れる電流はこの複数のCMOS回路のサブスレッショルド電流でなくスイッチトランジスタの小さなリーク電流で設定される。かくして、CMOS回路を微細化し、サブスレッショルド電流が大きくなっても、待機時の消費電流を低減できる。

【図面の簡単な説明】

- 【図1】第1の実施例を示す図である。
 - 【図2】第1の実施例の動作を示す図である。
 - 【図3】第2の実施例を示す図である。
 - 【図4】第2の実施例の動作を示す図である。
 - 【図5】第3の実施例を示す図である。
 - 【図6】第3の実施例の動作を示す図である。
 - 【図7】第4の実施例を示す図である。
 - 【図8】第4の実施例の動作を示す図である。
- 【図9】本発明のワードドライバ・デコーダへの適用を 示す図である。
- 30 【図10】図9の回路の動作を示す図である。
 - 【図11】制御回路の例を示す図である。
 - 【図12】図11の回路の動作を示す図である。
 - 【図13】本発明を用いたシステム構成を示す図である。

【符号の説明】


S, S1, S2, S11, S12…スイッチ、T, T1, T2, T11, T12…スイッチ制御端子、Ci…1度に少数しか動作しない多数の回路、N1, N2…電源端子、VC…高電位側電源、VS…低電位側電源、I ル入力、O…出力、VCH…ワードドライバの高電位側電源、WD1~WD8…ワードドライバ、XD1…デコーダ、XB1~XBn…ワードドライバ・デコーダ、W11~Wn8…ワード線、Xi, Xj, Xk, X1…ワードドライバ・デコーダ選択信号、MA…制御回路入力信号、M…メモリ, DRAM、CPU…システム制御処理装置、SLT…アドレスセレクト装置、RAG…リフレッシュアドレス発生装置、TC…制御信号発生装置、PFY…システム内の他の装置、DATA…データ信号、Aic, Air, 50 Ai…アドレス信号、ST…ステイタス信号、BS…ビ

特開平5-210976

(10)

17 ジイ信号、SE…起動信号、/RAS, /CAS…DR AMの起動信号。

【図1】 図 1





18


【図3】

【図2】

図 2








【図4】


図 4

 $\mathcal{A}_{\mathcal{A}} = \mathcal{A}_{\mathcal{A}} + \mathcal{A}_{\mathcal{A}}$




【図6】

図 6



[図8] 図 8

 $(\hat{\varphi}_{i}^{*}, \hat{\varphi}_{i}) = (\hat{\varphi}_{i}^{*}, \hat{\varphi}_{i}^{*}, \hat{\varphi}_{i}^{*})$



【図10】 【図9】 図 10 RAS XDP XDPH T11,T12 Xi Xj,Xk VCL Χm NI VCL N2 ΧBn N3 WII

【図11】

【図13】

₩ vs

[図12]

図 12





図 13



フロントページの続き

(72)発明者 秋葉 武定

千葉県茂原市早野3681番地 日立デバイス エンジニアリング株式会社内

(72)発明者 堀口 真志

東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製作所中央研究所内

(72)発明者 渡部 隆夫

東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 橘川 五郎

東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製作所中央研究所内

(72)発明者 川瀬 靖

千葉県茂原市早野3681番地 日立デバイス エンジニアリング株式会社内

(72)発明者 立花 利一

千葉県茂原市早野3681番地 日立デバイス エンジニアリング株式会社内

(72)発明者 青木 正和

東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製作所中央研究所内